原理图输入方法设计32位超前进位加法器

摘要：

本文介绍了用原理图输入方法设计一款图象处理ASIC芯片中乘加单元的核心运算部件--32 位超前进位加法器,出于速度(时延)和面积折衷优化考虑,它以四位超前进位加法器和四位超前进位产生器为基本设计单元级联而成,因此该电路具有速度和面积的折衷优势.选择原理图输入方法,是考虑到本电路复杂度不高,而原理图输入可控性好,效率高,可靠性强且直观,可以熟悉较底层的结构.文章先给出电路的设计实现,并且是先设计四位超前进位加法器,再提出32位超前进位加法器的设计思想和设计原理,然后再通过测试文件的逻辑验证正确.本设计的所有内容,都将在SUN工作站上Cadence工具Schematic Composer中完成.

关键词：原理图输入、加法器、超前进位、电路

所属期刊栏目：32

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2004-12-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：8-11