nPSA:一种面向TSN芯片的低延时确定性交换架构

摘要：

时间敏感网络(time-sensitive networking,TSN)通过时空资源规划保证关键流量传输的实时性和确定性,规划工具在分配时间资源时使用关键帧,在重负载情况下进出芯片的最大交换延时时作为输入参数.为了满足TSN应用的低传输延时要求,TSN芯片设计时需要以最小化最大交换延时为重要目标.当前商用TSN芯片一般采用单流水线交换架构,容易在流水线的入口处发生"完整帧阻塞"问题,导致芯片的最大交换延时难以降低.针对此问题,提出了一种基于时分复用的多流水线交换架构(n-pipeline switching architecture,nPSA)该架构将"完整帧阻塞"问题优化成"切片阻塞"问题.同时,提出了面向时分复用机制的加权轮询式时隙分配算法(WRRSA)以求解不同端口类型组合下的时隙分配方案.目前nPSA架构和WRRSA算法已经在OpenTSN开源芯片和"枫林一号"ASIC芯片(HX-DS09)中得到应用.实际测试结果显示,长度为64 B的关键帧在OpenTSN芯片和"枫林一号"芯片中经历的最大交换延时分别为1648 ns和698 ns,与基于单流水线架构的TSN交换芯片的理论值相比,延时数值分别降低约88％和95％.

关键词：时间敏感网络、交换架构、最大交换延时、时分复用、多流水线、时隙分配算法

所属期刊栏目：60

分类号：TP391(计算技术、计算机技术)

在线出版日期：2023-06-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共15页

页码：1322-1336