基于SoC-FPGA的RISC-V处理器软硬件系统级平台

摘要：

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标,发掘紧耦合SoC-FPGA器件的潜力,构建了一套RISC-V软核与ARM硬核(SoC侧)之间的信息交互机制.通过共享内存和虚拟核间中断等方法,可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源,并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外,为提升软硬件系统级平台的敏捷性,构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估,验证了该平台可有效缩短系统级测试的迭代周期,提升RISC-V处理器软硬件原型评测效率.

关键词：硅前系统级平台、软硬件全系统评估、RISC-V指令集处理器、SoC-FPGA

所属期刊栏目：60

分类号：TP302(计算技术、计算机技术)

资助基金：中国科学院战略性先导科技专项;中国科学院战略性先导科技专项;国家自然科学基金

在线出版日期：2023-06-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共12页

页码：1204-1215