SOC可测试性设计与测试技术

摘要：

超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩/解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向.

关键词：芯片系统、可测试性设计、测试资源划分、测试资源优化

所属期刊栏目：42

分类号：TP391.76(计算技术、计算机技术)

资助基金：国家自然科学基金90207002

在线出版日期：2005-03-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：153-162