基于FPGA的五级流水线CPU

摘要：

基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间的信号连接,采用VHDL实现CPU.最后通过Debug-controller调试软件对五级流水线CPU进行调试.结果表明了所设计的流水线CPU的有效性.

关键词：VHDL、FPGA、流水线CPU

所属期刊栏目：24

分类号：TP3;F7

在线出版日期：2015-05-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：18-23