基于FPGA技术的多通道CRC校验系统

摘要：

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要.基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验(CRC)系统.系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证.综合结果表明,本设计可满足高速数据完整性检查的速率要求.

关键词：循环冗余校验、FPGA、10Gbps以太网、伽罗瓦域

所属期刊栏目：21

分类号：TN9;TP3

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：144-147