基于单FPGA的可伸缩高速IP查找设计

摘要：

现今对IP查找的解决策略中,很少同时考虑了经济性和有效性.本文提供了一个经济有效:基于FPGA(现场可编程序门阵列)而且可伸缩(scalable)的设计.通过扩展内部的快速IP查找引擎,可以保证在最差情况下每秒20,000,000次查找,平均情况下每秒36,231,002次.实验模拟所用的路由表信息来自于Mae West的路由表快照.

关键词：IP、查找、FPGA、路由器

分类号：TN9;TP3

在线出版日期：2005-03-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：36-39