针对组相联缓存的无效缓存路访问混合过滤机制研究
近年来,功耗成为处理器设计领域的关键问题之一.传统应对功耗的方法如DVFS(Dynamic Voltage Frequency Scaling)目前遭遇了收益递减律.随着多核/众核处理器的普及化,片上缓存占有了越来越多的CPU芯片面积和功耗.针对降低功耗的问题,文中提出了通过过滤不必要的缓存路访问来降低缓存动态功耗的方法.该方法包括采用无效访问过滤器(Invalid Filter)来消除对含无效数据块的缓存路的访问；采用指令数据访问过滤器(I/D Filter)来消除对与访问类型(指令或数据)不匹配的数据块所在的缓存路的访问；以及采用tag低位过滤器(Tag-2 Filter)来消除对tag低位不匹配的数据块所在的缓存路的访问.文中提出将以上3种方法合并,称为Invalid+I/D+Tag-2 Filter,以期取得更好的效果.通过分析和实验验证了3种方法的有效性和互补性.同时,实验也表明,与Invalid+ I/D Filter相比,Invalid+ I/D+ Tag-2 Filter在64 KB 4路组相联缓存上可以取得19.6％～47.8％(平均34.3％)的效果提升,在128 KB 8路组相联缓存上可以取得19.6％～55.2％(平均39.2％)的效果提升；与Invalid+ Tag-2 Filter相比,Invalid+ I/D+ Tag-2 Filter在64KB 4路组相联缓存上可以取得16.1％～27.7％(平均16.6％)的效果提升,在128KB 8路组相联缓存上可以取得6.9％～44.4％(平均25.0％)的效果提升.
组相联缓存、动态功耗、无效访问过滤器、访问类型过滤器、tag低位过滤器
36
TP302(计算技术、计算机技术)
国家"九七三"重点基础研究发展规划项目基金2011CB302501;国家杰出青年科学基金60925009;国家自然科学基金创新研究群体科学基金60921002;国家自然科学基金青年基金61100013,61202059;北京市科技新星计划2010B058;华为资助课题YBCB2011030
2013-07-01（万方平台首次上网日期，不代表论文的发表时间）
共10页
799-808
