一种高速嵌套CRC码的生成方法及其FPGA实现

摘要：

为了实现高速融合网络数据传输中的差错控制,针对现有循环冗余校验码(CRC)计算速度难以进一步提升的问题,提出了一种用嵌套CRC码实现高速数据差错控制的方法,并在Xilinx公司的FPGA芯片上进行了实现.该嵌套CRC码由多个通道的传统CRC码并行计算器同步计算得到,可大幅度提升差错控制码的生成速度,并通过不同计算通道的组合,支持多种流量的差错控制.最后分析了嵌套CRC码的计算性能以及差错控制能力,并提供了设定嵌套次数、通道数以及计算通道并行计算位数的依据.

关键词：高速数据传输、嵌套CRC码、并行计算器、多通道、多流量

所属期刊栏目：41

分类号：TPN914

资助基金：国家高技术研究发展计划863计划课题2012AA012403

在线出版日期：2014-11-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：101-103,109