Skein算法的流水线结构设计与实现

摘要：

硬件实现的速度和性能是SHA-3算法甄选的重要指标.针对SHA-3末轮5个候选算法之一的Skein算法,结合其4轮迭代结构的关键路径较短而8轮迭代结构实现所用的选择器较少的优点,采用FPGA实现了一个两级流水线结构的Skein算法IP核.仿真验证结果表明,该算法在Xilinx Virtex-5上数据吞吐量达到6.4Gbps,比之前的非流水线结构速度性能提高了82％以上,硬件资源利用率提高了21％,特别适用于Hash树计算.

关键词：SHA-3、Skein、流水线、FPGA

所属期刊栏目：39

分类号：TP309(计算技术、计算机技术)

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：65-68