基于Xilinx SoPC的可重构嵌入式计算系统的研究与设计

摘要：

由于应用种类、实时性以及处理效率等要求,高性能嵌入式计算硬件平台需要具备相当的计算能力以及一定的适应性.为此提出了一种基于Xilinx FPGA的动态可重构的片上系统设计方案.系统采用专用硬件来执行计算密集型任务,运用动态可重构技术来支持硬件处理模块功能的动态配置.研究了Xilinx可编程片上系统上的3种硬件加速方案:CPU协处理器、PLB扩展加速器和MPMC扩展加速器.实验数据表明MPMC加速器性能最优.在Vir-tex5 FPGA器件上实现了可动态重构的MPMC加速器,以128位AES加密、解密两个功能模块为例,从硬件资源占用率、重构延时等角度考察了可重构系统的特点.

关键词：嵌入式计算、可编程片上系统、可重构计算、协处理、加速器

所属期刊栏目：37

分类号：TP36(计算技术、计算机技术)

资助基金：973国家基础研究项目2004CB318201

在线出版日期：2010-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：274-277,281