基于FPGA的IPSec协议安全算法硬件单元设计

摘要：

IPSec协议中的加解密、消息认证等安全算法的硬化实现可以显著改善关键网络设备的安全处理性能.本文采用现场可编程门阵列(FPGA)设计了一个包括AES、HMAC-SHA-1等安全算法及其替换算法的IPSec协议安全算法硬件单元.仿真结果表明,本文设计的安全算法硬件单元能显著地提高IPSec协议的处理速度.

关键词：网际安全协议、现场可编程门阵列、高级加密标准、消息签名、安全散列算法

所属期刊栏目：33

分类号：TP3(计算技术、计算机技术)

资助基金：国防科技应用基础研究基金J1300B005

在线出版日期：2006-04-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：97-99