基于P6总线的多处理器系统Cache一致性设计

摘要：

本文介绍了基于P6总线的多处理器系统的总线事务和存储区的Cache属性,讨论了P6总线的硬件监听机制,PentiumⅢ处理器所采用的MESI状态转换,最后研究了多处理器和P6总线如何相互配合以保证整个系统的Cache一致性.

关键词：监听、Cache一致性、MESI协议、P6总线、多处理器系统

所属期刊栏目：31

分类号：TP3(计算技术、计算机技术)

资助基金：教育部全国优秀博士学位论文作者专项基金

在线出版日期：2004-06-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：176-179