卷积神经网络的FPGA并行加速方案设计

摘要：

根据卷积神经网络的特点，提出了深度流水的FPGA加速方案，设计了卷积层的通用卷积电路。该卷积电路可以在一个时钟周期内获得一个计算结果。理论上，该方案对于MNIST数据集，在28×28个时钟周期内可以获得一幅图片的运算结果。针对网络训练过程的前向传播阶段，在网络结构和数据集相同的情况下，对GPU，FPGA，CPU进行了在计算效率和能耗之间的比较。其中在计算效率方面，50 MHz频率的FPGA就可以相较于GPU实现近5倍的加速，相较于12核的CPU实现8倍的加速。而在功耗方面，该FPGA的实现方案只有GPU版本的26.7%。

关键词：卷积神经网络、现场可编程门阵列(FPGA)、深度流水、加速

分类号：TP391(计算技术、计算机技术)

资助基金：国家高技术研究发展计划863No.2010AA012302，No.2013AA01A208；国家自然科学基金No.61040048，No.61303003， No.41374113。

在线出版日期：2015-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：32-36