高效率集成电路测试芯片设计方法

摘要：

对生成测试芯片效率进行研究,提出了一种采用版图编辑器作图和批量参数化建模设计方法.缩短了设计周期,降低了设计难度.依据该方法,开发了一套针对工艺开发包的测试芯片,实验结果验证了其高效性.

关键词：超大规模集成电路、测试芯片、开尔文结构、工艺开发包、组件描述格式

所属期刊栏目：49

分类号：TP311.1(计算技术、计算机技术)

资助基金：国家自然科学基金61204111

在线出版日期：2013-07-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：54-57