基于CUDA架构的三维CPML-FDTD并行方法

摘要：

为解决时域有限差分(FDTD)算法应用于电大尺寸目标仿真的巨大耗时问题,应用FDTD算法的并行特性和通用图形处理器(GPGPU)技术,实现了一种基于计算统一设备架构(CUDA)的三维FDTD并行计算方法,采用了时域卷积完全匹配层(CPML)吸收边界条件模拟开域空间,对不同网格数目标仿真计算.进一步结合FDTD算法和CUDA的特点进行了优化,当计算空间元胞数在十万数量级及以上时,优化前后GPU运算相对于同时期的CPU分别可获得10和25倍以上的加速,结果表明该方法较适合用于实际电磁问题的仿真.

关键词：时域有限差分(FDTD)、并行计算、时城卷积完全匹配层(CPML)、基于计算统一设备架构(CUDA)、通用图形处理器(GPGPU)、加速

所属期刊栏目：47

分类号：TP391.9(计算技术、计算机技术)

资助基金：国家重点基础研究发展计划课题973the National Grand Fundamental Research 973 Program of China under Grant 2009CB930503,2009CB930501,2007CB613203;山东省优秀中青年科学家科研奖励基金BS2009NJ002

在线出版日期：2012-01-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：220-223