MELP解码器系统的FPGA实现

摘要：

低比特率混合激励线性预测(MELP)算法的复杂性使得MELP声码器系统的实时实现比较困难.根据MELP声码器的算法,提出了一种新的基于现场可编程门阵列(FPGA)实现整个解码器系统的单片方案,并在FPGA平台上完成了对整个系统的验证.该系统主要包括NiosⅡ微处理器和自定义IP模块,通过自定义IP弥补了NiosⅡ处理器运算能力的不足.实验结果表明,实现了MELP解码系统的实时处理.

关键词：混合激励线性预测、实时、流水线、IP模块

所属期刊栏目：45

分类号：TP311(计算技术、计算机技术)

资助基金：国家自然科学基金the National Natural Science Foundation of China under Grant 60772032

在线出版日期：2009-04-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：74-76