基于FPGA的IPv6精简协议栈的设计

摘要：

研究了LPv6精简协议栈的FPGA硬件实现,分析了各个模块的功能.编写了硬件结构的Verilog HDL模型,进行了仿真和逻辑综合.并成功用ALTERA的FGPA对协议栈进行了验证.仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入网络更加方便快捷.

关键词：现场可编程门阵列、IPv6、协议栈、Vefilog HDL

所属期刊栏目：44

分类号：TN915

资助基金：广西省科学研究与技术开发计划项目桂科攻05370512-2

在线出版日期：2008-11-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：113-115