通用处理器设计中硬件仿真验证

摘要：

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法.在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈,通常的解决方案是使用FPGA进行硬件的物理原型仿真,使用FPGA可以在较短的时间内测试大量的测试向量,但是使用FPCA物理原型验证的可调试很差.针对这一主要问题,提出了三级的层次化仿真验证环境,使用硬件仿真器的仿真加速作为中间层的解决方案,即可以提高仿真速度,也提供了良好的调试环境.同时针对大规模设计多片FPGA逻辑划分提出了改进的K-L算法,优化了FPGA的利用率和片间互连.

关键词：功能验证、模拟仿真、FPGA物理原型验证、仿真加速

所属期刊栏目：43

分类号：TP393(计算技术、计算机技术)

资助基金：国家重点基础研究发展计划973计划2005CB321600;国家高技术研究发展计划863计划2005AA110010.2005AA119020

在线出版日期：2007-04-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-3,233