通用密码处理器在FPGA中的实现

摘要：

考虑密码应用中存在密码算法基本操作的多样性、使用的复杂性和安全需求等因素,讨论了一种通用密码处理器的设计方案,并在FPGA上实现了该设计的原型.原型的主要设计思想是在一个精简的64位处理器中挂上所需要的密码算法功能部件再增加相应的指令.该原型支持39条指令,除DES、AES和正规基乘法MMU外其它指令都在一个时钟周期完成.支持DES、3DES和AES算法的任意工作模式,同时支持RSA、特征P和特征2上最优正规基的ECC.

关键词：处理器、密码、体系结构

所属期刊栏目：42

分类号：TP393(计算技术、计算机技术)

资助基金：广东省广州市属高校科技计划2003

在线出版日期：2006-04-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：98-101