一种改进的嵌入式SIMD协处理器设计

摘要：

论文介绍的SIMD协处理器是用于低层图像理解的16位定点嵌入式阵列处理器.该协处理器采用load/store体系结构,并且除SIMD固有的数据并行性外,还具有三级流水和三组指令并发执行的并行性.三组指令并发执行使数据交换操作和其它类型操作并发执行,从而实现了数据交换操作的隐含执行,大大减少了通信和I/O操作的开销.

关键词：SIMD阵列协处理器、load/store、流水线、超大规模集成电路

所属期刊栏目：40

分类号：TP391(计算技术、计算机技术)

资助基金：国家部级科研项目

在线出版日期：2005-01-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：13-16