10.16208/j.issn1000-7024.2022.11.011
CRNN心音分类系统硬件加速及实现
为提高心音分类算法的实时性并将该分类算法移植至资源有限的移动设备中,提出一种适用于CRNN心音分类系统的硬件加速器.根据卷积层和LSTM层运算特点,通过交错缓存和分片缓存减小内存耗用,采用滑动窗运算机制和HLS指令优化最大限度地增加运算并行度,在FPGA平台中实现该加速方案.实验结果表明,与通用CPU相较,该CRNN加速器实现了29.79倍加速效果,能效比为通用GPU的20.2倍,具有较好的使用价值.
心音分类、现场可编辑逻辑门阵列、递归卷积神经网络、并行计算、硬件加速
43
TP391(计算技术、计算机技术)
国家自然科学基金;云南省重大科技专项基金项目
2022-12-01(万方平台首次上网日期,不代表论文的发表时间)
共8页
3071-3078