计算存储一体的体系结构研究与实现

摘要：

为减少访问存储器所带来的延迟,提高数据访问速率,设计一种计算存储一体的体系结构.将计算单元集成在存储器中,使计算直接在数据所在处进行,缩短数据访问的路径,减小延时和功耗.自主设计一款支持顺序超标量和超长指令字两种模式的微处理器,该处理器具有高性能、低功耗的特点,适合用作上述结构中的计算单元.通过MapReduce等部分程序在现场可编程门阵列平台上的测试验证并与传统计算结构进行对比,结果表明,性能提高约60％,功耗降低约95％,验证了该结构的高可靠性和有效性.

关键词：计算存储一体、现场可编程门阵列、微处理器、大数据、存储器

所属期刊栏目：39

分类号：TP303(计算技术、计算机技术)

资助基金：核高基重大专项基金项目2012ZX01034001-002

在线出版日期：2018-09-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1310-1313