基于PCIE接口的IPSec加速SoC设计

摘要：

为达到IPSec实现的高速性、灵活性以及安全性,设计一个IPSec加速SoC.引入高速PCIE接口突破主机与SoC通信速度瓶颈;采取多核设计技术和层次化存储结构,构建以交叉存储为主的高速数据交换区和以邮箱为主的引擎间状态通信区;采用指令级并行和流水线并行技术,对IPSec协议中算法进行多核映射.实验结果表明,该SoC对于IPSec中典型分组密码算法AES的吞吐率可达1 Gbps,对于认证算法SM3可达2 Gbps,较好地满足了高速网络处理需求.

关键词：IPSec协议、SoC、高速、多核、PCIE接口

所属期刊栏目：38

分类号：TP336(计算技术、计算机技术)

在线出版日期：2017-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1212-1215,1257