10.16208/j.issn1000-7024.2016.10.015
可逆处理器指令流水线的设计与仿真
为实现可逆处理器的指令流水线,提出一种适合可逆指令流水的数据通路图.明确可逆指令流水线的7个阶段(即读指令、指令译码、读寄存器、运算/访问存储器、写寄存器、指令编码、返回指令)以及各阶段任务,分析在可逆约束下指令流水可能遇到的数据冒险和控制冒险,通过转发和阻塞技术解决此类冒险.通过仿真系统验证该指令流水线的正确性,仿真结果表明,该方法能有效实现可逆处理器中的指令级并发,在保证程序功能不变的前提下交换一些指令的位置,显著提高流水线性能.
可逆处理器、流水线、数据冒险、控制冒险、指令级并发
37
TP337(计算技术、计算机技术)
国家自然科学基金项目60873069;江苏省高校自然科学研究基金项目14KJB520033;南通市应用研究计划基金项目BK2012037
2016-12-07(万方平台首次上网日期,不代表论文的发表时间)
共7页
2654-2660