10.16208/j.issn1000-7024.2016.01.014
基于ESL的多核雷达信号处理芯片的架构探索
针对高性能多核雷达信号处理芯片寄存器传输级设计调试周期长、高成本等特点,提出一套在寄存器传输级设计之前使用,基于电子系统级设计的多核建模和架构探索方法,在寄存器传输级设计前期能够进行可靠架构探索和性能分析,便于软硬件协同设计.从多核架构探索流程、数据流探索方法、具有向量处理功能的数字信号处理核/异构核的周期精度模拟器建模、多核一致性总线协议探索和总线建模及验证方案、全芯片电子系统级建模等方面论述该方法的具体实现,结合实例验证了其可行性.
电子系统级、多核、数据流、周期精度建模、总线系统
37
TP332(计算技术、计算机技术)
核高基重大专项基金项目2012ZX01034001-002
2016-04-19(万方平台首次上网日期,不代表论文的发表时间)
共6页
65-70