快速二维中值滤波算法及其FPGA硬件设计

摘要：

针对数字图像噪声抑制过程中去噪性能要求较高、处理速度要求较快的问题，以常规中值滤波算法为基础，提出用归并插入排序算法来实现5×5快速中值滤波器的方案。通过对滤波窗口中行列像素点以及对角线上的像素点的归并插入排序，得到窗口的中值，在Xilinx的ISE10.0软件开发环境下成功完成该算法硬件设计。相比常规算法，该方案简单易行、运算速度快，能够满足实时性的要求，易在现场可编程门阵列（FPGA ）上实现，为实时性要求较高的图像去噪领域提供了可靠的技术支持。

关键词：归并插入排序、快速中值滤波器、比较次数、现场可编程门阵列 (FPGA)、实时性

分类号：TP391.41;TP37(计算技术、计算机技术)

资助基金：国家自然科学基金项目61172185；天津市高等学校科技发展基金计划基金项目20120829；天津理工大学教学改革基金项目YB10-11

在线出版日期：2015-08-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1752-1756