10.3969/j.issn.1000-7024.2013.04.045
基于Z型结构的低存储二维DWT硬件结构
为了适应当前高清多灰度值显示和片上低存储需求,提出了一种高效低存储DWT的VLSI结构.采用了行列并行运行结构,并且行列运算均使用流水线机制,提高了硬件的利用率.并且使用各16位来存储小波系数的整数(包括符号位)部分和小数部分,使得这种结构能支持1023级(10位)灰度值和较高精度的需求.经过RTL级仿真和SMIC的0.18um工艺综合,结果表明,这种设计可在100MHZ时钟下,采用9/7滤波器经过5级分解,每秒可处理约65帧1024*1024* 10位的图像.
二维离散小波变换、低存储、高精度、LS9/7滤波、超大规模集成电路
34
TN406(微电子学、集成电路(IC))
2013-05-23(万方平台首次上网日期,不代表论文的发表时间)
共5页
1371-1375