基于FPGA的PLC并行定时器的设计

摘要：

构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统.设计了ARM-FPGA系统的通信方式与协议,实现了删与FPGA之间快速高效的通信.由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现PLC定时功能,经过分析与测试可知,该设计方法不仅可以保证定时器的计时误差在1ms以内,还能提高系统工作效率与减少硬件资源耗用.通过对FPC-A内部功能模块的仿真测试与ARM-FPGA系统联合测试,验证了ARM-FPGA系统可以初步实现PLC的预期功能,其中FPGA可以稳定精确地实现定时功能.

关键词：可编程控制器、定时、现场可编程门阵列、高级精简指令集计算机、通信、计时误差

所属期刊栏目：34

分类号：TP332(计算技术、计算机技术)

资助基金：广西科学基金项目桂科自2011GXNSFA018153、桂科自0991067

在线出版日期：2013-05-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1244-1249