10.3969/j.issn.1000-7024.2012.01.035
基于多FPGA的NoC多核处理器验证平台设计
为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550T FPGA的NoC多核处理器原型芯片设计/验证平台.分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述.描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性.
多PG、片上网络(NOC)、多核处理器、高吞吐率、并行计算
33
TP301(计算技术、计算机技术)
国家863高技术研究发展计划基金项目2008AA01Z135;国家自然科学基金项目60876017;国家自然科学基金青年科学基金项目61006018;江苏省科技厅科技支撑计划基金项目BE2009143
2012-04-27(万方平台首次上网日期,不代表论文的发表时间)
共6页
180-185