基于CPCI与LPC总线的主板BIT设计

摘要：

为提高CPCI计算机设备的可靠性,准确地定位故障,减少设备的维修时间,在原计算机主板的基础上,提出了基于CPCI总线及LPC总线的故障检测卡.以故障检测和定位为目标,兼顾设备的扩展性和易用性,建立以CPLD为控制芯片,采用VHDL硬件描述语言,实现对计算机主板进行故障检测和定位的功能卡,详细介绍了BIT(built in test)卡的原理和软、硬件设计,并给出了仿真结果.仿真实验结果表明,整个设计安全可靠,移植性好,可为计算机的主板设计提供参考.

关键词：主板、机内测试、紧凑式外部设备互连总线、低引脚计数总线、复杂可编程逻辑器件、超高速集成电路硬件描述语言

所属期刊栏目：32

分类号：TP334.7(计算技术、计算机技术)

在线出版日期：2011-12-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：2905-2908