基于FPGA的并行DDS信号发生器的设计与实现
针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽.通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出.该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定.高带宽、高速度、高精度的信号波形.
信号发生器、现场可编程门阵列、双DDS、多路并行、流水线、调制
32
TN911.7
2011-12-19(万方平台首次上网日期,不代表论文的发表时间)
共5页
2319-2323