基于FPGA的高速CPI接口的设计与实现

摘要：

为保证数据包在现场可编程门阵列器件之间可靠传输,提出一种有效带宽达12.8G Bits/s的高速整包数据传输接口(complete packet interface,CPI),采用out_of_band方式传输控制信息,使控制字传榆不占用报文内容的传输带宽,提高了该接口的带宽利用率.利用动态相位调整技术,并在相邻包间隔插入固定的校验序列,通过设定简单的判定规则,实时感知当前接口的通道状态并及时消除相位偏移,从而保证接收端可靠接收数据.

关键词：现场可编程门阵列、整包传输接口、校验序列、链路状态、相位偏移

所属期刊栏目：31

分类号：TP393(计算技术、计算机技术)

资助基金：国家863高技术研究发展计划基金项目2008AA01A323

在线出版日期：2010-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1835-1838