滤波器中乘法器的优化设计
通过对乘法器的优化设计,使得模块面积较原面积减少了10%.该乘法器采用CSD编码和Honler法则(Horner's scheme).在确定硬件实现方案的过程中,通过比较串联累加结构和循环累加结构面积,找到面积的最佳优化点.整个模块采用VHDL设计,并用Mentor公司Modelsim工具进行仿真,采用Synopsys公司综合工具Design Compiler进行面积分析.
乘法器、CSD编码、Horner法则、串联累加结构、循环累加结构
30
TP303;TN4(计算技术、计算机技术)
2009-06-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
2108-2110