可重构多路仲裁器

摘要：

多路仲裁器的设计不仅涉及到协议实现,还必须考虑复杂的时序控制,根据具体应用的不同设计的特异性较强.提出了模块化的可重构多路仲裁器结构并进行了具体设计.可重构多路仲裁器能够进行仲裁逻辑的动态重构,可方便地适应不同规模和复杂度的通信要求,并规则地解决了异步时钟域信号转换的问题,使得仲裁器具有一定的可变性和快速实现性,其设计模式能适应较大范围接口应用.

关键词：FPGA、动态重构、仲裁器、异步时钟域、通信

所属期刊栏目：30

分类号：TP303(计算技术、计算机技术)

资助基金：国家自然科学基金项目NSFC60736013

在线出版日期：2009-03-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-3,215