CMP体系结构上非包含高速缓存的设计及性能分析

摘要：

半导体技术的发展使得在芯片上集成数十亿个晶体管成为可能.目前工业界和学术界倾向于采用片上多处理器体系结构(CMP),对于此类结构,芯片性能受片外访存影响较大,因此如何组织片上高速缓存层次结构是一个关键.针对此问题,提出采用非包含高速缓存组织片上最后一级高速缓存,以降低片外访存次数.并通过对Splash2部分测试程序的详细模拟,对CMP上高速缓存层次结构的不同组织方式做了比较.数据显示非包含高速缓存最多可使平均访存时间降低8.3%.同时,指出非包含高速缓存有助于节省片上资源的特性,并给出片上集成三级高速缓存后CMP上高速缓存层次结构的设计建议.

关键词：高速缓存、非包含高速缓存、片上多处理器、高速缓存层次结构、工作集

所属期刊栏目：29

分类号：TP303(计算技术、计算机技术)

资助基金：国家重点基础研究发展计划973计划2005CB321602

在线出版日期：2008-05-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1595-1599,1611