基于Verilog HDL的有限状态机设计与描述

摘要：

有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM.介绍了采用Verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊.最后,以简单序列检测器为例实现了可综合的FSM描述,并分析了其采用不同描述风格所得的综合结果.

关键词：有限状态机、Verilog硬件描述语言、状态编码、独热码、综合

所属期刊栏目：29

分类号：TP302(计算技术、计算机技术)

在线出版日期：2008-05-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：958-960