10.3969/j.issn.1000-7024.2006.06.010
线速取余的分段递归查表机制
线速处理是核心路由器的关键性能需求,在ATM线路接口的硬件设计中,需要进行G比特级的线速取余运算.在对线速取余的实现进行了研究后,利用对2n取余的简便性,将被除数进行分段,同时结合递归查表的方式,提出一种具有一般性的对非2n取余的分段式递归查表机制,解决了G比特级线速取余的问题,并在IPv6核心路由器中得到了应用.
线速处理、取余、分段、递归、核心路由器
27
TN915
国家科技攻关项目2001-AA-12-1-011
2006-04-25(万方平台首次上网日期,不代表论文的发表时间)
共3页
941-942,951