10.3969/j.issn.1007-130X.2023.06.001
面向112Gbps PAM4串行接收机的低误码协同自适应均衡器
高速串行接口是高性能计算机和数据中心芯片之间互连的核心关键IP.随着业界单通道速率由56 Gbps向112 Gbps发展,高速串行接口的误码率急剧增加,严重影响互连性能和系统稳定性.针对112 Gbps PAM4接收机误码率高的难题,首次采取一种协同自适应均衡器构架,提出了面向3种均衡器的自适应协同均衡算法,能在高插入损耗条件下取得较低误码率;提出了基于判决反馈均衡器的盲自适应均衡算法,能缩短链路训练时间,减少硬件开销.采用12 nm CMOS工艺完成了基于协同自适应均衡器的接收机设计.仿真结果表明,针对经过36.5 dB信道的去加重112 Gbps PAM4信号,采取协同自适应均衡器的接收机误码率小于1e-12,收敛周期约400 ns,功耗增幅仅约2.3%.
高速串行接口、自适应均衡算法、连续线性均衡器(CTLE)、前向反馈均衡器(FFE)、判决反馈均衡器(DFE)
45
TP393(计算技术、计算机技术)
国家重点研发计划;博士后面上项目;博士后特别资助
2023-06-29(万方平台首次上网日期,不代表论文的发表时间)
共10页
951-960