高速芯片封装中多平行传输线的设计与优化

摘要：

随着封装基板朝着高阶高密度方向发展,其信号完整性问题也日趋严重.为研究高速互连结构中反射、串扰等问题与封装基板类型、设计参数和传输线物理特性的相关性,改进了简单的二线平行耦合模型,采用三维电磁仿真软件构建了新的封装级三平行传输线模型,分析了陶瓷基板与有机基板上的传输线反射和串扰特性,研究了该结构下减小反射系数与串扰噪声的方法.仿真结果表明,封装基板上传输线反射系数S11与阻抗匹配程度相关,受信号线宽、厚度和介质厚度影响较大,且S11最小值在不同频率下匹配的最优线宽也不同,需根据不同信号频率具体选择.近端串扰系数受边缘场作用,与线间距密切相关,远端串扰系数受介质厚度影响较大,在相同条件下,远端串扰噪声一般小于近端串扰,对其评估时需结合基板上信号密度、基板材料特性和介质厚度具体分析.

关键词：封装、基板、传输线、反射、串扰

所属期刊栏目：44

分类号：TN41(微电子学、集成电路（IC）)

在线出版日期：2022-06-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：761-768