一种基于Chiplet集成技术的超高阶路由器设计

摘要：

高带宽、低延迟的高阶路由器对于构建大规模可扩展的互连网络有着重要的作用,但是受限于单个路由芯片设计复杂度的不断增加以及摩尔定律、登纳德缩放定律的放缓与停滞,在单个路由芯片上扩展更多的端口数将变得越来越难.Chiplet将多个裸片以特定的方式集成在一个高级封装内,形成具有特定功能的大芯片,以此解决芯片设计中涉及的规模、研制成本和周期等方面的问题.根据Chiplet集成技术的思想,利用已有的路由芯片,提出了一种基于Chiplet的128端口高阶路由器,这种高阶路由器内部是一个由多个Switch Die以二层胖树拓扑构成的网络.通过实际的RTL级代码仿真测试,对比于单芯片的高阶路由器设计方式,所设计的路由器在扩展了更多端口数的同时,还能够达到较好的性能.

关键词：高阶路由器、Chiplet、互连网络

所属期刊栏目：44

分类号：TP393(计算技术、计算机技术)

资助基金：国家重点实验室基金202101-07

在线出版日期：2022-03-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：207-213