基于FPGA的卷积神经网络加速器动态余数处理映射模型

摘要：

将卷积计算转化为矩阵乘法是FPGA上一种高效实现,而现有的转化方法无法根据卷积参数的不同动态调整,限制了卷积计算的并行度.提出一种新的动态余数处理映射模型.该映射模型包含有3个子模型:特征值映射模型,权值映射模型,和输出映射模型.特征值映射模型将特征值转化为特征值矩阵,权值映射模型将权值转化为权值矩阵,特征值矩阵和权值矩阵通过乘累加计算阵列得到卷积计算结果,由输出映射模型将卷积计算结果存储到内存中.在卷积计算过程中,卷积的输出通道数通常不是乘累加计算阵列行数的整数倍,3个子映射模型会根据产生的余数动态调整映射方法,提高乘累加计算阵列的利用率.通过实验表明,采用动态余数处理映射模型能够将余数并行度的倍数至多提高到卷积核大小,使整个加速器达到了更高的实际吞吐量和能量效率.

关键词：卷积;矩阵乘法;FPGA;动态余数处理

所属期刊栏目：43

分类号：TP183(自动化基础理论)

资助基金：核高基国家重大专项;预研项目

在线出版日期：2021-09-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1521-1528