10.3969/j.issn.1007-130X.2019.03.003
一种多线程阵列众核处理器的二级Cache划分机制
阵列众核处理器由于其较高的计算性能和能效比已经广泛应用于高性能计算领域.而要构建未来高性能计算系统处理器必须解决严峻的“访存墙”挑战以及核心协同问题.通常的阵列处理器,其核心多采用单线程结构,以减少开销,但是对访存提出了较高的要求.引入硬件同时多线程技术,针对实验中单核心多线程二级Cache利用率较低的问题,提出了一种共享二级Cache划分机制.经实验模拟,通过上述优化的共享二级Cache划分机制,二级指令Cache失效率下降18.59%,数据Cache失效率下降6.60%,整体CpI性能提升达到10.1%.
阵列众核处理器、同时多线程、共享二级Cache划分机制
41
TP303(计算技术、计算机技术)
2019-06-12(万方平台首次上网日期,不代表论文的发表时间)
共9页
400-408