10.3969/j.issn.1007-130X.2019.01.004
基于FPGA的并行多发可编程解析器
传统的报文解析器解析的协议类型和协议层次固定,缺乏对新网络协议的支撑,限制了网络设备的可编程性.抽象出形式化的解析流程,并基于FPGA实现协议无关的可编程解析器,对新协议的支撑无需更改硬件,仅需要重新映射解析图.基于该机制,引入一系列优化技术,克服了包解析固有的串行性,节约了存储资源,为实现高速的可编程报文解析提供了有效的解决方案.基于通用多核和高性能FPGA实验平台,进行了硬件代价和性能的评估.实验结果表明,采用可编程解析器能大幅提升报文解析性能,实现了通用网络协议及潜在的网络协议快速的解析,可有效地支持快速的定制网络协议发展.
可编程、报文解析、关键字提取、报文分类
41
TP393(计算技术、计算机技术)
国家自然科学基金61702538;国防科技大学科研计划ZK17-03-53
2019-03-18(万方平台首次上网日期,不代表论文的发表时间)
共7页
24-30