基于硬件事务内存构建并发链表

摘要：

并发数据结构是并行程序的基本组成部分,其执行效率直接影响到并行程序的执行性能.设计并发数据结构需要解决的一个主要问题是数据同步.传统的基于锁的同步控制策略使用较为普遍,但无法兼顾编程效率和执行性能.事务内存作为一种新兴的并行编程范式被提出.基于Intel处理器所提供的硬件事务内存构建并发链表,并与基于锁和基于硬件同步原语的并发链表展开性能比对,研究Intel硬件事务内存对并发链表执行效率的影响.

关键词：并发链表、硬件事务内存、实践分析

所属期刊栏目：40

分类号：TP302(计算技术、计算机技术)

资助基金：国家重点研发计划2016YFB0200400;国防科技卓越人才项目2017-JCJQ-ZQ-013;湖南省科技领军人才项目2017RS3045;国防科技大学本科教育教学研究课题U2015013;国防科技大学研究生教育教学改革研究课题yjsy2016012;湖南省学位与研究生教育教学改革研究项目JG2017B004

在线出版日期：2019-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：154-158