10.3969/j.issn.1007-130X.2018.06.002
基于FPGA的HS400模式eMMC控制器设计与实现
介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案.实现了200 MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性.实验平台采用母板/子板总体架构,在Xilinx Zynq-7000 FPGA开发板Zedboard上实现eMMC控制器,通过FMC接口与eMMC芯片子板进行通信传输.仿真及板级测试表明,HS400模式下数据读写的传输速率最高可达400MB/s,能够在实际的eMMC开发中有效提高eMMC设备的访问性能.
eMMC、HS400模式、控制器、FPGA
40
TP37(计算技术、计算机技术)
国家自然科学基金61433019,61232003
2018-07-30(万方平台首次上网日期,不代表论文的发表时间)
共8页
969-976