10.3969/j.issn.1007-130X.2017.02.005
基于ECC校验码的存储器可扩展自修复算法设计
随着微电子工艺的不断进步,SoC芯片设计中SRAM所占面积越来越大,SRAM的缺陷率成为影响芯片成品率的重要因素.提出了一种可扩展的存储器自修复算法(S-MBISR),在对冗余的SRAM进行修复时,可扩展利用存储器访问通路中校验码的纠错能力,在不改变SRAM结构的前提下能够进一步提高存储器的容错能力,进而提高芯片成品率.最后对该算法进行了RTL设计实现.后端设计评估表明,该算法能够工作在1 GHz频率,面积开销仅增加1.5%.
MBSIR、MBIST、ECC
39
TP393(计算技术、计算机技术)
2017-04-10(万方平台首次上网日期,不代表论文的发表时间)
共6页
252-257