面向门级网表的VLSI三模冗余加固设计

摘要：

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制.但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性.提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案.通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余.根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等.通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185％,局部时序器件加固面积增加为原网表的1％～80％,加固方案可按设计需求配置.实验数据表明,加固后的网表中关键路径的平均时延增加为22.15％～22.86％,在设计需求配置下,性能可满足用户要求.

关键词：可靠性、三模冗余、时序单元、组合逻辑、门级网表

所属期刊栏目：36

分类号：TP393(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目61204047,61202059;计算机体系结构国家重点实验室开放课题CARCH201203;北京市教委科技计划面上资助项目KM201210028004

在线出版日期：2015-01-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：2355-2360