基于动态目标阻抗的DDR3电源完整性仿真

摘要：

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但高数据率DDR3的设计实现仍然比较困难.由于DDR3总线属于高速并行总线,同步开关噪声与电源本身的噪声耦合在一起,共同影响数据信号的质量.考虑到芯片实际工作电流并非恒定不变,而是一种动态变化的频率相关源,提出了一种新的基于目标阻抗与动态目标阻抗的混合仿真与设计流程,在前仿真阶段采用恒定目标阻抗,在后仿真阶段采用动态目标阻抗为设计目标,仿真结果证实了该方法的有效性,实现了设计优化速度与精度的权衡折衷.

关键词：DRR3 DIMM、电源完整性、动态目标阻抗

所属期刊栏目：36

分类号：TN41(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目60873212

在线出版日期：2014-04-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：399-403