面向片上网络容错偏转路由器设计与优化

摘要：

随着集成电路工艺进入纳米时代,可靠性已成为片上网络设计的一个关键因素.本文设计实现了一种基于增强学习的片上网络容错偏转路由器,该路由器在发送包的同时采用增强学习的方法对路由表进行重配置以实现容错路由.为了提高性能,我们对路由器进行了流水线优化设计,采用2级流水线实现.在TSMC 65nm工艺下综合结果表明,2级流水线路由器频率提升了近一倍达到750MHz,而面积开销仅增加了22％.在合成通信模式下的模拟结果表明,2级流水线容错偏转路由器的平均网络延迟优于无流水线路由器.

关键词：片上网络、容错、偏转路由、性能优化

所属期刊栏目：34

分类号：TP302.8(计算技术、计算机技术)

资助基金：国家863计划资助项目2009AA01Z124;国家自然科学基金资助项目60970036,60873212

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：56-61